(19)日本国特許庁 (JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号 特開2002-296609 (P2002-296609A)

(43)公開日 平成14年10月9日(2002.10.9)

(51) Int.Cl.7		識別記号		FΙ				•	テーマコート*(参考)
G02F	1/1343			G 0	2 F	1/1343			2H090
	1/1333	505				1/1333		505	2H092
	1/1368					1/1368			4K029
G09F	9/00	3 4 2		G 0	9 F	9/00		3 4 2 Z	5 C 0 9 4
	9/30	330				9/30		3 3 0 Z	5 G 4 3 5
			審查請求	未請求	請求	質の数8	OL	(全 15 頁)	最終頁に続く
(21)出願番号	特顧2001-96263(P2001-96263)			(71) 出願人 000004237				<del></del>	
						日本電	気株式	会社	
(22)出顧日		平成13年3月29日(2001.3.29)			東京都港区芝五丁目7番1号				
				(71)	出願人	000181	284		
						鹿児島	日本電	気株式会社	
						鹿児島	県出水	市大野原町20	080
				(72)	発明者	木村	茂		
						東京都	港区芝	五丁目7番1	号 日本電気株
						式会社	内		
				(74)	代理人	100086	645		
						弁理士	岩佐	<b>義幸</b>	


最終頁に続く

# (54) 【発明の名称】 液晶表示装置及びその製造方法

# (57)【要約】

【課題】 塗布系の絶縁膜上のITO膜の成膜に際し、エッチング残渣を生じさせず、且つ、ITO膜と下層金属膜との間のコンタクト抵抗を低減することにより、液晶表示面での表示不良を無くすことができる液晶表示装置及びその製造方法を提供する。

【解決手段】 基板上にマトリクス状に配置された走査線及び信号線と、これらに接続されるTFTと、TFTに塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置の製造方法において、層間絶縁膜上へ透明導電膜を成膜する際の基板温度を、100~170℃とする。また、層間絶縁膜上へ透明導電膜を成膜する際、非加熱で酸素流量比を1%以下とし、且つ、成膜後アニールを行う。



### 【特許請求の範囲】

【請求項1】基板上にマトリクス配置されたバス配線 と、前記バス配線に接続されるスイッチング素子と、前 記スイッチング素子に塗布系の層間絶縁膜を介して接続 された画素電極とを有する液晶表示装置の製造方法にお いて、

前記層間絶縁膜上へ透明導電膜を成膜する際の前記基板 の温度を、100℃~170℃とすることを特徴とする 液晶表示装置の製造方法。

【請求項2】前記基板の加熱を行う処理と、次に、スパ 10 ッタエッチを行う処理と、次に、前記透明導電膜を成膜 する処理とを同一真空中で行うことを特徴とする請求項 1 に記載の液晶表示装置の製造方法。

【請求項3】基板上にマトリクス配置されたバス配線 と、前記バス配線に接続されるスイッチング素子と、前 記スイッチング素子に塗布系の層間絶縁膜を介して接続 された画素電極とを有する液晶表示装置の製造方法にお いて、

前記層間絶縁膜上へ透明導電膜を非加熱で成膜し、成膜 する際の酸素流量比を1%以下とし、且つ、成膜後アニ 20 ールを行うことを特徴とする液晶表示装置の製造方法。 【請求項4】前記アニールを200℃~240℃で行う ことを特徴とする請求項3に記載の液晶表示装置の製造 方法。

【請求項5】基板上にマトリクス配置されたバス配線 と、前記バス配線に接続されるスイッチング素子と、前 記スイッチング素子にパッシベーション膜と塗布系の層 間絶縁膜とを介して接続された画素電極とを有する液晶 表示装置の製造方法において、

前記パッシベーション膜の開口を、プラズマエッチング で行うことを特徴とする液晶表示装置の製造方法。

【請求項6】前記透明導電膜をITOにより形成し、前 記透明導電膜に接続する金属膜をクロムまたはクロムを 主体とする合金により形成することを特徴とする請求項 1~5のいずれかに記載の液晶表示装置の製造方法。

【請求項7】基板上にマトリクス配置されたバス配線 と、前記バス配線に接続されるスイッチング素子と、前 記スイッチング素子に塗布系の層間絶縁膜を介して接続 された画素電極とを有する液晶表示装置において、

前記層間絶縁膜上に成膜される透明導電膜が、接続する 金属膜との接続部で結晶性を有することを特徴とする液 晶表示装置。

【請求項8】基板上にマトリクス配置されたバス配線 と、前記バス配線に接続されるスイッチング素子と、前 記スイッチング素子に塗布系の層間絶縁膜を介して接続 された画素電極とを有する液晶表示装置において、

複数の信号線への入力が、前記基板の対向する両側に配 置された各信号線端子から行われる構造を有し、前記各 信号線端子の透明導電膜と金属膜とのコンタクト抵抗同

示装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】との発明は、液晶表示装置及 びその製造方法に関し、特に、有機膜等塗布系の絶縁膜 を層間膜に用いた構造の髙精細パネルを有する液晶表示 装置及びその製造方法に関する。

2

[0002]

【従来の技術】従来、画素電極を駆動制御するスイッチ ング素子として、薄膜トランジスタ(thin fil m transistor:TFT) やMIM (met alinsulator metal)を用いた、透過 型の液晶表示装置が広く用いられている。

【0003】図22は、従来のTFTを用いた透過型液 晶表示装置(特開平9-152625号公報参照)にお けるアクティブマトリクス基板の1画素部分の構成を示 し、(a) は平面図、(b) は (a) のB - B線に沿う 断面図である。この透過型液晶表示装置のアクティブマ トリクス基板には、複数の画素電極がマトリクス状に形

【0004】図22 (a) に示すように、画素電極1の 周囲には、走査信号を供給する走査線2aと表示信号を 供給する信号線2bが、その一部を画素電極1の外周部 分とオーバラップさせて設けられている。走査線2aと 信号線2bの交差部には、画素電極1に接続されるTF T3が設けられている。

【0005】TFT3のゲート電極は走査線2aに、ソ ース電極は信号線2 b に、それぞれ接続され、ドレイン 電極は、接続電極4 a 更にコンタクトホール5を介し て、画素電極1に接続されると共に、接続電極4aを介 して付加容量電極4bに接続されている。

【0006】図22(b)に示すように、透明絶縁性基 板6の上には、ゲート電極3a、ゲート絶縁膜7a、半 導体層8aが順次積層され、その中央部上にチャネル保 護層8bが設けられている。更に、半導体層8aを覆 い、且つ、チャネル保護層8b上で分断された状態で、 ソース電極3b及びドレイン電極3cとなるアモルファ スシリコン(n'a-Si)層が設けられている。

【0007】ソース電極3bの端部上には、透明導電膜 と金属層の2層構造の信号線2bが設けられている。ド レイン電極3cの端部上にも、透明導電膜と金属層が設 けられ、透明導電膜は延長されて接続電極4 a としてド レイン電極3 c と画素電極1を接続すると共に、付加容 量電極4bに接続されている。更に、TFT3、走査線 2a、信号線2b、及び接続電極4aを覆って層間絶縁 膜(パッシベーション膜)9が設けられている。

【0008】次に、上記構成を有するアクティブマトリ クス基板の製造工程を説明する。先ず、ガラス等の透明 絶縁性基板6上に、ゲート電極3aを形成し、ゲート絶 士の差が $1500\Omega$ 以下であることを特徴とする液晶表 50 縁膜7a、アモルファスシリコン(a-Si)を順次成

膜した後、パターニングして半導体層8aを形成する。 次に、ゲート電極上に対応してチャネル保護膜8bを形成し、これと半導体層8aを覆ってアモルファスシリコン(n゚a-Si)層を成膜し、パターニングしてソース電極3b及びドレイン電極3cを形成する。

【0009】続いて、ソース電極3b及びドレイン電極3cの上に、有機膜からなる層間絶縁膜9を形成し、コンタクトホール5を開口する。その後、層間絶縁膜9を覆って、インジウムスズ酸化(indium-tin-oxide:ITO)膜をスパッタリングにより成膜し、ITOからなる透明な複数の画素電極1を形成する。

【0010】なお、コンタクトホール5を形成した後、 有機膜からなる層間絶縁膜9の表面に、酸素プラズマに よる灰化処理を行うことにより、ITO膜と有機膜の間 の密着性を向上させると共に、ITO膜と付加容量電極 の金属膜との間の接続不良を抑制している。

【0011】とのように、層間絶縁膜9として、それまでの無機膜に代えて無機膜より比誘電率が低い有機膜を用いるのは、開口率を向上するために画素電極1と信号 20線を一部オーバラップさせたとき、信号線と画素電極の容量結合を小さくし、クロストークを抑制するためである。

【0012】従来、有機膜からなる層間絶縁膜9上にITO膜を成膜する場合、ITO膜のパターニング性向上を図るため、透明絶縁性基板6を加熱する加熱スパッタリングが用いられている。

【0013】加熱スパッタリングを用いたITO膜の成膜方法として、例えば、特許2520399号公報では、スパッタリングに際し基板温度を180℃以上250℃以下とすることがカラーフィルタ劣化を起こすことなく良質のITO膜を形成できる条件である、と述べられている。前述した特開平9-152625号公報では、ITO膜の成膜条件については、何も述べられていない。

## [0014]

【発明が解決しようとする課題】しかしながら、ITO膜の成膜を、加熱スパッタリングで行うと、有機絶縁膜からの出ガスによりITO膜が変質してしまい、エッチング残渣が生じてパターニングできなくなってしまう。これは、ウェットエッチングの場合、特に顕著である。【0015】そこで、有機絶縁膜上のITO膜の成膜を、非加熱スパッタリングで行うことが考えられるが、非加熱スパッタリングを用いた場合、ITO膜と下層金属膜との間のコンタクト抵抗が増大してしまう。

【0016】とのコンタクト抵抗の増大に伴って、基板面内におけるコンタクト抵抗の均一性が確保できなくなった場合、特に、信号線と信号線の間が狭いために、信号線端子を交互に、或いは複数本毎に交互に逆向きになるように、基板の両側に配置した高精細パネルにおい

て、影響が大きく、表示面に縦筋ムラを発生させること になる。

【0017】また、コンタクト抵抗の増大は、コモンストレージ方式のTN(twisted nematic)型や、IPS(in plane switching)型のパネルにおいて、横クロストーク現象を発生させてしまう。

【0018】つまり、コモンストレージ方式の場合、共通配線(コモン配線)に共通の電位を与えるため、共通 配線を相互に結束する必要があるが、結束を層間絶縁膜 (パッシベーション膜)上のITO膜で行うようなTF T構造を採用した場合、有機層間膜を用いているために コンタクト抵抗が高くなってしまう。従って、共通配線 全体の抵抗が高くなることが避けられない。

【0019】との発明の目的は、塗布系の絶縁膜上の I TO膜の成膜に際し、エッチング残渣を生じさせず、且 つ、 I TO膜と下層金属膜との間のコンタクト抵抗を低減することにより、液晶表示面での表示不良を無くすことができる液晶表示装置及びその製造方法を提供することである。

#### [0020]

40

【課題を解決するための手段】上記目的を達成するため、この発明に係る液晶表示装置の製造方法は、基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置の製造方法において、前記層間絶縁膜上へ透明導電膜を成膜する際の前記基板の温度を、100℃~170℃とすることを特徴としている。

【0021】また、この液晶表示装置の製造方法において、前記基板の加熱を行う処理と、次に、スパッタエッチを行う処理と、次に、前記透明導電膜を成膜する処理とを同一真空中で行うことを特徴としている。

【0022】また、この発明に係る液晶表示装置の製造方法は、前記層間絶縁膜上へ透明導電膜を非加熱で成膜し、成膜する際の酸素流量比を1%以下とし、且つ、成膜後アニールを行うことを特徴としている。

【0023】また、この液晶表示装置の製造方法において、前記アニールを200℃~240℃で行うことを特徴としている。

【0024】また、との発明に係る液晶表示装置の製造方法において、前記パッシベーション膜の開口を、ブラズマエッチングで行うことを特徴としている。

【0025】また、この液晶表示装置の製造方法において、前記透明導電膜をITOにより形成し、前記透明導電膜に接続する金属膜をクロムまたはクロムを主体とする合金により形成することを特徴としている。

【0026】更に、上記目的を達成するため、この発明 に係る液晶表示装置は、基板上にマトリクス配置された 50 バス配線と、前記バス配線に接続されるスイッチング素

子と、前記スイッチング素子に塗布系の層間絶縁膜を介 して接続された画素電極とを有する液晶表示装置におい て、前記層間絶縁膜上に成膜される透明導電膜が、接続 する金属膜との接続部で結晶性を有することを特徴とし ている。

【0027】また、この液晶表示装置において、複数の 信号線への入力が、前記基板の対向する両側に配置され た各信号線端子から行われる構造を有し、前記各信号線 端子の透明導電膜と金属膜とのコンタクト抵抗同士の差 が1500Ω以下であることを特徴としている。

【0028】上記構成を有することにより、基板上にマ トリクス配置されたバス配線と、前記バス配線に接続さ れるスイッチング素子と、前記スイッチング素子に塗布 系の層間絶縁膜を介して接続された画素電極とを有する 液晶表示装置は、層間絶縁膜上へ透明導電膜を成膜する 際の基板の温度を100℃~170℃として製造され る。

【0029】また、層間絶縁膜上へ透明導電膜を非加熱 で成膜する際の酸素流量比を1%以下とし、且つ、成膜 後アニールを行うことにより製造される。

【0030】これにより、コンタクトスルーホール部で の下層金属膜上でのITO膜が結晶性を有するようにな り、ITO膜と下層金属膜との間のコンタクト抵抗を均 一に低減するととができ、液晶表示面での表示不良を無 くすことができる。

#### [0031]

【発明の実施の形態】以下、との発明の実施の形態につ いて図面を参照して説明する。

(第1の実施の形態)図1は、この発明の第1の実施の 成を概念的に示す平面図である。図1に示すTFT基板 10は、後述する対向基板17との間に液晶を挟み込ん で、液晶表示装置の液晶パネルを形成する(図2,4参 照)。

【0032】TFT基板10の対向基板側面には、複数 の信号線11と走査線12が、互いに交差するマトリク ス状に配置され、信号線11と走査線12の交差部分 に、TFT13が形成されている。

【0033】CのTFT基板10は、特に、TFT13 の上にカラーフィルタ(CF)を載せたCFonTFT 構造を有する高精細の液晶パネルに用いられるものであ

【0034】髙精細の液晶パネルの場合、パネルの縦方 向に沿って配置された信号線11の隣接間隔が狭くなる ので、信号線11の一端に設けられた信号線端子14 を、交互に或いは複数本毎に逆向きになるようにTFT 基板10の両側に位置させている。パネルの横方向に沿 って配置された走査線12は、一端に設けられた走査線 端子15を同一側に位置させている。

接続され、ソース電極へデータ信号を入力する。走査線 12は、TFT13のゲート電極に接続され、走査線1 2からゲート電極へ入力される走査信号によってTFT 13が駆動され、ドレイン電極に接続される画素電極に データ信号が書き込まれる。

【0036】図2は、図1のTFT基板を用いた液晶パ ネルの平面図であり、図3は、図1のTFT基板の1画 素部を拡大して示す平面図である。図4は、図2のA-A線及び図3のB-B線に沿う断面図である。

【0037】図2及び図4に示すように、液晶パネル1 10 6は、共にガラス等の透明絶縁性基板からなる矩形状の TFT基板10と対向基板17を有し、両基板10、1 7間には液晶し(図4参照)が挟み込まれている。

【0038】TFT基板10の上面には、ブラックマト リクス18が形成されており、ブラックマトリクス18 には、画素電極33 (図4参照) に対応して、複数の開 口部19 (図2参照)が開けられている。各開口部19 は、例えば、赤色カラーフィルタの開口部19R、緑色 カラーフィルタの開口部19G、青色カラーフィルタの 20 開口部19Bとして、順番に繰り返し配置される。

【0039】 このTFT基板10と対向基板17は、所 定ギャップを有し重ね合わせた状態で、周縁に沿って配 置されたシール材20により固定されている。TFT基 板10の周辺部には、縦方向両側にH側端子21(信号 線端子14)が、横方向一方側にV側端子22(走査線 端子15)が、それぞれ対向基板17から露出させて複 数個並設されている。

【0040】横方向他方側のシール材20には、両基板 10.17間に液晶しを注入するための注入口23が開 形態に係る透過型液晶表示装置におけるTFT基板の構 30 けられている。この注入口23は、液晶L注入後、封口 材24により封止される。

> 【0041】図3及び図4に示すように、TFT基板1 0の上には、ゲート電極25が設けられ、ゲート電極2 5を覆うようにゲート絶縁膜26が形成されている。ゲ ート絶縁膜26の上には、ゲート電極25と重畳するよ うに、半導体層27が設けられ、この半導体層27の中 央部上で隔てられたソース電極28、ドレイン電極29 が、半導体層27に接続されている。これら半導体層2 7、ソース電極28及びドレイン電極29を覆って、パ ッシベーション膜30が成膜され、TFT13が形成さ れる。

> 【0042】パッシベーション膜30の上には、TFT 13に対応してブラックマトリクス18が、H側端子2 1及びV側端子(図示しない)近傍に額縁ブラックマト リクス18aが、それぞれ形成されると共に、画素表示 領域に対応した部分に、赤色のカラーフィルタ31R、 青色のカラーフィルタ31B、及び緑色のカラーフィル タ(図示しない)が形成されている。

【0043】これら各カラーフィルタ31とパッシベー 【0035】信号線11は、TFT13のソース電極に 50 ション膜30を覆って、オーバーコート膜32が形成さ れ、オーバーコート膜32の上に、ITO膜からなる透明な複数の画素電極33が、マトリクス状に配置される。

【0044】このように、TFT13をスイッチング素子として用いる場合は、ドレイン電極29が画素電極33との接続用引き出し電極として機能し、オーバーコート膜32とパッシベーション膜30を貫通して設けたコンタクトスルーホール34を介して、ドレイン電極29と画素電極33が接続される。

【0045】TFT13のゲート電極25には走査線12が接続され、ソース電極28には信号線11が接続され、ドレイン電極29には、コンタクトスルーホール34を介して画素電極33が接続されている。このTFT13には、走査線12、ゲート電極25を通してスイッチング信号が、信号線11、ソース電極28を通して映像信号が入力され、画素電極33への電荷の書き込みが行われる。

【0046】なお、コンタクトスルーホール34の周囲は覆わずに、ブラックマトリクス18及びカラーフィルタ31が形成されている。

【0047】画素電極33が形成されたTFT基板10の表面には、画素電極33を覆って配向膜35が形成される。一方、対向基板17の表面には、透明共通電極38が形成され、これを覆って配向膜37が形成される。これらのTFT基板10と対向基板17との間に面内スペーサ36を介在させ、液晶Lを挟み込み液晶パネルが形成される。透明共通電極38と画素電極33との間の液晶L層(図4参照)により、画素容量が形成される。

【0048】なお、TFT基板10の下面と対向基板17の上面、即ち、互いの対向面ではない側の面には、それぞれTFT側偏光板39と対向側偏光板40が設けられている。

【0049】図5及び図6は、図1のTFT基板を用いた液晶パネルの製造方法の一例を説明する、図2のA-A線、C-C線及び図3のB-B線に沿う工程断面図(その1、その2)である。

【0050】図5及び図6に示すように、先ず、例えば、板厚が約0.7mmの無アルカリガラスからなるガラス基板10aの上に、スパッタリングにより、Cr、Mo、Cr/A1積層膜、Mo/A1積層膜等からなる 40 導電層を約100~300nmの膜厚で成膜し、フォトリソ工程により、ゲート電極25、走査線(図示しない)、走査線端子部であるV側端子(図示しない)を形成する。

【0051】その後、プラズマCVD(chemical vapor deposition)により、シリコン窒化膜(SiNx)からなるゲート絶縁膜26を約 $300\sim500$ nmの膜厚で、更に、アモルファスシリコン(a-Si)を約 $150\sim300$ nmの膜厚で、リンがドープされたアモルファスシリコン( $n^*a-S$ 

i)を約30~50nmの膜厚で、順次成膜し、フォトリソ工程により半導体層27を形成する。

【0052】次に、スパッタリングにより、Cr、Mo、Cr/Al/Cr積層膜、Mo/Al/Mo積層膜等からなる導電層を約100~400nmの膜厚で成膜し、フォトリソ工程により、ソース電極28、ドレイン電極29、信号線(図示しない)、信号線端子部であるH側端子21を形成する。

【0053】その後、ブラズマCVDにより、シリコン 10 窒化膜(SiNx)等の無機膜からなるパッシベーション膜30を約100~200nmの膜厚で成膜する(図5(a)参照)。

【0054】次に、ブラックマトリクス18及び額縁ブラックマトリクス18aを、ネガ型感光性アクリル系顔料分散レジスト或いはカーボン系レジストを用いて、膜厚が約1~3μm、光学濃度(OD値)が3以上、シート抵抗値が1×10<sup>10</sup>Ω/□以上、に形成する(図5(b)参照)。

【0055】次に、ネガ型感光性アクリル系顔料分散レ 0 ジストを用いて、膜厚が約1.0~1.5μmの赤色カ ラーフィルタ31Rを形成する。赤色カラーフィルタ3 1Rと同様に、青色カラーフィルタ31B及び緑色カラ ーフィルタ(図示しない)の各色層を形成する(図5 (c)参照)。

【0056】次に、ポシ型感光性ノボラック系レジストを用いて、膜厚が約2.0~3.5μmの有機絶縁膜であるオーバーコート膜32を、コンタクトスルーホール形成部分を開口したパターンに形成する。

【0057】その後、フォトリソ工程により、プラズマ エッチングを行い、パッシベーション膜30をドライエ ッチングして、コンタクトスルーホール34を形成す る。このとき、コンタクトスルーホール34形成と同時 に、H側端子21の上のパッシベーション膜30、及び V側端子の上のパッシベーション膜30とゲート絶縁膜 (図示しない)も除去する。

【0058】 CCで、プラズマエッチングは、SF。やCF。、CHF。等のフッ素系のガスを高周波放電させ、これらのラジカルでエッチングを行う。ガス圧力や流量、放電パワー等を最適化し、コンタクトスルーホールの形状を良好なものにする(図5(d)参照)。

【0059】次に、オーバーコート膜32及びコンタクトスルーホール34から露出したドレイン電極29上に、後述するスパッタリングにより、ITO膜からなる膜厚が約40~120nmの透明導電膜を成膜し、フォトリソ工程により画素電極33を形成する。このとき、H側端子21及びV側端子(図示しない)の上にも透明導電膜を成膜し、画素電極33と同時に、信号線端子部であるH側端子21に接続する接続電極41、及び走査線端子部であるV側端子に接続する接続電極(図示しない)を形成する(図6(e)参照)。

【0060】次に、このTFT基板10に、ポリイミド系の配向剤からなる膜厚が $30\sim60$ nmの配向膜35を形成し、配向処理をした後、エポキシ系樹脂接着剤からなるシール材20を、TFT基板10の周縁に沿って形成する(図6(f)参照)。

【0061】同様に、例えば、板厚が約0.7mmの無アルカリガラスからなるガラス基板に、ITO膜からなる膜厚が約80~150nm、シート抵抗値が20~40Ω/□の透明導電膜を成膜し、対向側の透明共通電極36を形成する。更に、この透明共通電極36の上に、ボリイミド系の配向剤からなる膜厚が30~60nmの配向膜37を形成し、配向処理をして、対向基板17とする。

【0062】その後、シール材20と面内スペーサ(図示しない)を介して、TFT基板10の上に対向基板17を重ね合わせ、注入口23から両基板10,17間に、フッ素系化合物からなる液晶しを注入した後、UV硬化型アクリレート系樹脂からなる封口材24により、注入口23を封止し、所定ギャップのパネルを得る。

【0063】最後に、TFT基板10の配向膜35とは 20 反対側面に、ヨウ素系偏光フィルムからなるTFT側偏光板39を形成し、対向基板17の配向膜37とは反対側面に、ヨウ素系偏光フィルムからなる対向側偏光板40を形成する。これにより、TFT基板10を用いた液晶パネル16が形成される(図6(g)参照)。

【0064】図7及び図8は、図4の画素部コンタクトスルーホールの形成方法を示す工程断面図(その1及びその2)である(図3におけるB-B線と垂直方向の断面図である)。

【0065】図7及び図8に示すように、先ず、ガラス 30 基板10aの上に、ゲート絶縁膜26を形成し、その上にドレイン電極29を形成した後、ドレイン電極29を 覆ってパッシベーション膜30を形成する(図7(a) 参照)。

【0066】次に、例えば、青色カラーフィルタ31Bからなる色層を、ドレイン電極29の上の中央部分を除いて形成し(図7(b)参照)、更に、オーバーコート膜32を、色層を覆ってコンタクトスルーホール形成部分に開口を有するパターン状に形成する(図7(c)参照)。

【0067】次に、フォトリソ工程により、バッシベーション膜30をエッチングして、ドレイン電極29を露出させるコンタクトスルーホール34を形成する。(図8(d)参照)。

【0068】次に、コンタクトスルーホール34から露出したドレイン電極29と共に、オーバーコート膜32を覆うように、スパッタリングにより、ITO膜からなる透明導電膜を成膜し、フォトリソ工程により画素電極33を形成する(図8(e)参照)。これにより、コンタクトスルーホール34を介して、ドレイン電極29と

画素電極33が接続される。

【0069】図9は、図4の信号線端子部の形成方法を示す工程断面図である(短辺方向の断面図である)。図9に示すように、先ず、ガラス基板10aの上に、ゲート絶縁膜26を形成し、その上に信号線端子部であるH側端子21を形成した後、H側端子21を覆ってバッシベーション膜30を成膜する(図9(a)参照)。ブラックマトリクス形成工程、色層形成工程では、との領域には何も形成しない。

10 【0070】次に、フォトリソ工程によりバッシベーション膜30をエッチングして、H側端子21を露出させるコンタクトスルーホール34を形成する。(図9(b)参照)。

【0071】次に、コンタクトスルーホール34から露出したH側端子21と共に、周囲のパッシベーション膜30を覆うように、スパッタリングにより、ITO膜からなる透明導電膜を成膜し、フォトリソ工程により接続電極41を形成する(図9(c)参照)。これにより、コンタクトスルーホール34を介して、信号線端子部であるH側端子21に接続する接続電極41が接続される。ここで、接続電極41の透明導電膜の成膜は、画素電極33の透明導電膜の成膜と同時に行われる。

【0072】有機層間絶縁膜上にITO膜からなる透明 導電膜を成膜する際、TFT基板10が約100~17 0℃となるようにTFT基板10を加熱する。また、透明導電膜を成膜する際、非加熱で酸素流量比(O./Ar)を約1%以下、望ましくは0.5%以下、更に望ましくは0.2%以下として成膜する。更に、成膜後に、約200~240℃の温度でアニールを行う。

(第2の実施の形態)図10は、この発明の第2の実施の形態に係る透過型液晶表示装置におけるTFT基板の構成を概念的に示す平面図である。図10に示すように、TFT基板50の対向基板側面には、複数の信号線11と走査線12が、互いに交差するマトリクス状に配置され、信号線11と走査線12の交差部分に、TFT13が形成されている。

【0073】そして、隣接する走査線12の間に、共通配線(コモン線)51を設けており、この共通配線51と画素電極でストレージを形成するコモンストレージ方式の液晶表示装置に用いられる。

【0074】共通配線51は、共通の電位を与えるために相互に結束されており、各共通配線51の両端がそれぞれ接続された共通配線結束線52が、TFT基板50の横方向両側に1本ずつTFT基板50の縦方向に沿って設けられている。この共通配線51と、TFT13のドレイン電極に接続された画素電極との間で容量が形成される。各共通配線結束線52の端部には、それぞれ共通配線端子53が設けられている。

33を形成する(図8(e)参照)。これにより、コン 【0075】図11は、図10のTFT基板の1画素部タクトスルーホール34を介して、ドレイン電極29と 50 を拡大して示す平面図である。図11に示すように、T

FT基板50の信号線11と走査線12の交差区画に は、櫛歯状に形成された画素電極54と共通電極55が 交互に配置されている。

【0076】TFT13のゲート電極25は走査線の一 部を共有して形成され、ドレイン電極29には、画素電 極用のコンタクトスルーホール56を介して画素電極5 4が、共通配線51には、共通電極用のコンタクトスル ーホール57を介して共通電極55が、それぞれ接続さ れ、ソース電極28には信号線11が接続されている。 【0077】 このTFT13には、走査線12、ゲート 10 態と同様の方法で行う(図13(f)参照)。 電極25を通してスイッチング信号が、信号線11、ソ ース電極28を通して映像信号が入力され、画素電極5 4への電荷の書き込みが行われる。

【0078】図12か6図14は、図10のTFT基板 の製造方法の一例を説明する、図11のA-A線、B-B線及びC-C線に沿う工程断面図(その1からその 3)である。ととで、A-A線に沿う断面部はTFT部 を示し、B-B線に沿う断面部は画素部を示し、C-C 線に沿う断面部は共通電極用コンタクトスルーホール部 (ITO-COM部)を示す。

【0079】図12から図14に示すように、先ず、ガ ラス基板10aの上に、スパッタリングにより、Cr、 Mo、Cr/Al積層膜、Mo/Al積層膜等からなる 導電層を約100~300nmの膜厚で成膜し、フォト リソ工程により、ゲート電極25、走査線(図示しな い)、共通配線51、及び走査線端子部(図示しない) を形成する(図12(a)参照)。

【0080】次に、プラズマCVDにより、シリコン窒 化膜からなるゲート絶縁膜26を約300~500nm の膜厚で、更に、アモルファスシリコン(a-Si)を 約150~300mmの膜厚で、リンがドープされたア モルファスシリコン (n a - Si) を約30~50n mの膜厚で、順次成膜し、フォトリソ工程により半導体 層27を形成する(図12(b)参照)。

【0081】次に、スパッタリングにより、Cr、M o、Cr/Al/Cr積層膜、Mo/Al/Mo積層膜 等からなる導電層を約100~400nmの膜厚で成膜 し、フォトリソ工程により、ソース電極28、ドレイン 電極29、信号線層の画素電極58、との画素電極58 を挟んで隣接する信号線11、信号線端子部(図示しな 40 い)を、それぞれ形成する(図12(c)参照)。

【0082】その後、プラズマCVDにより、シリコン 窒化膜等の無機膜からなるパッシベーション膜30を、 約100~300nmの膜厚で成膜する(図12(d) 参照)。

【0083】次に、ポジ型感光性ノボラック系レジスト を用いて、膜厚が約2.0~3.5μmの有機絶縁膜5 9を、コンタクトスルーホール形成部分に開口を有する パターン状に形成する(図13(e)参照)。

エッチングを行い、パッシベーション膜30をドライエ ッチングして、ドレイン電極29を露出させる画素電極 用のコンタクトスルーホール56と、信号線端子部を露 出させるコンタクトスルーホール (図示しない)を、パ ッシベーション膜30及びゲート絶縁膜26をエッチン グして、共通配線51を露出させる共通電極用のコンタ クトスルーホール57と、信号線端子部を露出させるコ ンタクトスルーホール(図示しない)を、それぞれ形成 する。ととで、プラズマエッチングは、第1の実施の形

【0085】次に、両コンタクトスルーホール56,5 7、及び有機絶縁膜59上に、ITO膜からなる透明導 電膜を成膜し、フォトリソ工程により画素電極54と共 通電極55、及び信号線端子部、走査線端子部上の接続 電極(図示しない)を形成する。とのとき、信号線層の 画素電極58に対応して、有機絶縁膜59上に画素電極 54が位置し、信号線11に対応して、有機絶縁膜59 上に共通電極55が位置する(図14参照)。

【0086】これにより、画素電極用のコンタクトスル 20 ーホール56を介して、ソース電極28に接続する画素 電極54が、共通電極用のコンタクトスルーホール57 を介して、共通配線51に接続する共通電極55が、ま た、信号線、走査線端子部用のコンタクトスルーホール を介して、信号線端子部、走査線端子部に接続する接続 電極が、それぞれ接続される。

【0087】有機層間絶縁膜上に「TO膜からなる透明 導電膜を成膜する際、第1の実施の形態と全く同様に、 TFT基板50が約100~170℃となるようにTF T基板50を加熱する。また、透明導電膜を成膜する 際、非加熱で酸素流量比(O<sub>2</sub>/Ar)を約1%以下、 望ましくは0.5%以下、更に望ましくは0.2%以下 として成膜する。更に、成膜後に、約200~240℃ の温度でアニールを行う。

【0088】この後、第1の実施の形態と同様に、TF T基板50の表面に配向膜35を形成して配向処理を行 い、ブラックマトリクス18とカラーフィルタ31と配 向膜37が形成され配向処理をされた対向基板17を、 シール材20と面内スペーサ36を介して重ね合わせ、 液晶しを挟み込んで、広視野角、高開口率の液晶表示パ ネルが形成される。

【0089】第1の実施の形態及び第2の実施の形態に おいて、上述したように、有機絶縁膜59上にITO膜 からなる透明導電膜を成膜する際、加熱温度を約100 ~170℃とする、或いは非加熱で酸素流量比(O,/ Ar)を約1%以下、望ましくは0.5%以下、更に望 ましくは0.2%以下として成膜し、更に、スパッタ後 に、約200~240℃の温度でアニールを行うことが 重要である。

【0090】上記条件を得る基になった、透明導電膜を 【0084】その後、フォトリソ工程により、プラズマ 50 スパッタした場合の縦筋ムラ発生率や層抵抗値の関係、

40

或いはエッチング残渣や有機絶縁膜の色つきの関係等 を、以下に示す。

【0091】図15は、第1の実施の形態に示したIT 〇スパッタ時の基板温度と縦筋ムラ発生率の関係の一例 をグラフで示す説明図である。図15に示すように、 I TOスパッタ時にTFT基板10を加熱して、基板温度 を、常温から50℃、100℃、150℃、更に200 ℃と高めていった場合、縦筋ムラの発生率は徐々に低下 し、常温では約40%だったのが、100℃では約5% となり150℃ではほぼ0となった。

【0092】との際、基板加熱は、成膜室とは独立した 加熱室で事前に行い、有機絶縁膜からのガス出しを十分 に行うことが望ましい。この場合、成膜室で保温のため の加熱を行うかどうかは、どちらでもよい。

【0093】図16は、非加熱ITOスパッタ時の酸素 流量比と層抵抗値の関係の一例をグラフで示す説明図で ある。図16に示すように、ITOスパッタ時に酸素流 量比(O. /Ar)を、ほぼ0%からほぼ2.5%まで 高めていった場合、層抵抗値は徐々に増加し、0.5% で約65Ω/□、1%で約80Ω/□、1.5%で約1 10Ω/□となり、同様に、層抵抗値のバラツキ3σも 徐々に増加し、0.5%で約8Ω/□、1%で約23Ω /□、1.5%で約39Ω/□となった。

【0094】図17は、非加熱ITOスパッタ後に20 0℃でアニールした後の基板内層抵抗分布の様子の一例 を示す説明図である。図17に示すように、 ITOスパ ッタ時の酸素流量比 (O<sub>2</sub> /Ar)を0.05%、0. 8%、2.1%へと高めていった場合、層抵抗値の増加 に連れて基板内層抵抗値の分布状況も悪化した。

【0095】図18は、ITOスパッタ時の基板温度と 30 エッチング残渣の関係を表で示す説明図である。とと で、ITO膜のエッチングは、塩化第2鉄系及び王水系 のエッチング液を用いて行った。図18に示すように、 基板温度が100℃、150℃、170℃の場合、IT 〇のエッチング残渣は無く問題とならなかったが、20 0 °Cの場合、ITOのエッチング残渣が多くエッチング 不可能となる。

【0096】これは、有機絶縁膜からの出ガスにより [ TO膜が変質するためと思われる。従って、ITOスパ ッタ時の基板温度は、170℃以下にすることが望まし いり

【0097】図19は、非加熱ITOスパッタ後のアニ ール温度と基板内線幅均一性、有機絶縁膜の色つきの関 係を表で示す説明図である。図19に示すように、IT O線幅均一性は、第2の実施の形態においてアニール温 度が150℃のとき表示不良となり、有機絶縁膜の色つ きは、アニール温度が240℃のとき許容範囲内である が、250℃のとき透過率が大幅に低下する。

【0098】これは、有機絶縁膜のレジスト材料が24 0℃以上で分解されるからである。従って、ITOスパ 50 【0104】これらの条件は、透明導電膜をITO膜と

ッタ後のアニール温度は、200~240°Cの範囲にす ることが望ましく、更に望ましくは、200~230℃

14

の範囲にするのがよい。

【0099】図20は、第1の実施の形態において、上 下信号線端子部のコンタクト抵抗値差と縦筋ムラの関係 を表で示す説明図である。図20に示すように、上下信 号線端子部のコンタクト抵抗値差が0Ω及び1000Ω の場合、縦筋ムラは認められないが、コンタクト抵抗値 差が1500Ωのときは薄く縦筋ムラが認められ、30 000の場合ははっきり縦筋ムラが認められる。従っ て、上下信号線端子部のコンタクト抵抗値差は、150 0Ω以下にするととが望ましく、更に望ましくは、10 00 Ω以下にするのがよい。

【0100】また、上記製造方法により製造された、画 素電極が有機層間絶縁膜上に形成される液晶表示装置 は、透明導電膜と下層金属膜との接続部において透明導 電膜が結晶性を有することが望ましい。これは、透過型 電子顕微鏡(transmission electr on microscope: TEM) を用いた観察の 結果から、下層金属膜に接する透明導電膜の部分に結晶 性があると判断できる場合、不良とならないことが認め られたことによる。

【0101】図21は、この発明に係る製造方法により 製造された液晶表示装置の透明導電膜と下層金属膜の接 続部を透過型電子顕微鏡により観察した結果の一例を概 念的に示す説明図である。

【0102】図21に示すように、透明導電膜と下層金 属膜との接続部に結晶格子が見える場合、即ち、原子配 列が界面部分に到達している場合((a)参照)は、I TOの格子がCrと繋がっており、このとき縦筋ムラは 発生しない。一方、結晶格子が殆ど見えない場合

((b)参照)は、ITOの格子がCrと繋がっておら ず、このとき縦筋ムラが発生する。このように、ITO /Cr界面の詳細構造に基づいて、良品か不良品かを判 断することができる。

【0103】従って、有機層間絶縁膜上に走査線及び信 号線と分離された画素電極を有する液晶表示装置は、以 下の各種条件により形成することが望ましい。

1. 透明導電膜のスパッタ時の基板温度を100~17 0℃で行う。2. 透明導電膜のスパッタ前に同一真空中 で基板加熱を行った後に、スパッタエッチングを行う。 つまり、基板を成膜チャンバへ入れる前に加熱チャンバ で加熱することで、予めガスを出しておく。更に、スパ ッタエッチングにより、コンタクトスルーホール部にお いて、下層金属膜表面の酸化物やフッ化物属を除去す る。

3. 透明導電膜のスパッタを非加熱で行い、酸素流量比 を1%以下とし、且つ、スパッタ後アニールを行う。と のとき、アニールを200~240℃の温度で行う。

し、下層金属をCr又はCrを主体とした場合に、特に 顕著な効果がある。

15

【0105】バッシベーション膜及びゲート絶縁膜に開口するコンタクトスルーホールのエッチングは、通常、CF、やCF。等のガスを用いて行われるが、下層金属膜がCr又はCrを主体とする合金の場合は、オーバーエッチング時にCr又はCrを主体とする合金はエッチングされず、F元素が金属膜表面にノックオンされ、透明導電膜と下層金属膜との間のコンタクト抵抗値を上昇させるからである。

【0106】このコンタクトスルーホールのエッチングは、エネルギの低いラジカルによるプラズマエッチングで行うことが望ましい。コンタクトスルーホールのエッチングで通常用いられるイオンによるリアクティブイオンエッチングは、エネルギが高く、ITO/Cr界面分析の結果、F元素がCr膜表面に多量にノックオンされることが分かった。

【0107】以上のように、コンタクト抵抗値の増大を抑制する方法として、上記条件が効果のあることが、本発明者の実験で確認された。

【0108】とのように、との発明によれば、有機層間 構造を有する高精細の液晶パネルやコモンストレージを 採用した液晶パネルにおいて、画素電極を構成するIT 〇膜の成膜条件、例えば、加熱温度や酸素流量等を最適 化する。

【0109】つまり、予め、加熱室で基板を加熱してガスを出してしまった後に、成膜室に入れて、ITOスパッタ時の基板温度を70℃~170℃に制御したり、スパッタを非加熱で行い、酸素流量比を1%以下とし、且つ、スパッタ後に200℃~240℃のアニールを行うことにより、コンタクトスルーホール部の下層金属膜上のITO膜に、全体的に結晶性を生じさせるようにした。

【0110】これにより、有機層間膜からの出ガスの影響を無くして、ITO膜の膜質が結晶性を有するように改善され、コンタクト抵抗値の上昇や基板面内での不均一性を招くことなく、ITO膜と下層金属膜間のコンタクト抵抗を低減させ、且つ、均一に安定化させることができる。

【0111】 この結果、高精細パネルでの縦筋ムラを抑 40 制することができ、また、コモンストレージ型のTN、IPSパネルにおける横クロストークを低減することができる。

【0112】なお、前述の実施の形態では、塗布系の絶縁膜として、感光性ノボラック系レジストのような有機絶縁膜を用いた例を示したが、勿論ポリイミド樹脂やアクリル樹脂を用いてもよいし、シリコン酸化膜やシリコン窒化膜等の無機系樹脂材料であってもよい。また、感光性でなく非感光性のものでもよい。との場合は、通常のフォトリソ工程と同様に、現像後にエッチング工程と50

レジスト剥離工程が必要になる。

【0113】また、前述の実施の形態では、塗布系の絶縁膜の形成工程とパッシベーション膜の開口工程は、別々のフォトリソ工程である例を示したが、同一のフォトリソ工程で開口してもよい。

【0114】また、前述の実施の形態では、逆スタガチャネルエッチ型TFTを有する液晶表示装置について述べたが、チャネル保護型や順スタガ型TFTでもよく、また、スタガード型TFTのみならず、コブレーナ型のTFTについても適用できることは言うまでもない。また、a-SiTFTのみならず、ポリシリコン(p-Si)TFTにも適用できる。更に、スイッチング素子はMIM(metal-insulator-metal)であってもよい。

[0115]

(9)

10

30

【発明の効果】以上説明したように、この発明によれば、基板上にマトリクス配置されたバス配線と、前記バス配線に接続されるスイッチング素子と、前記スイッチング素子に塗布系の層間絶縁膜を介して接続された画素電極とを有する液晶表示装置は、塗布系の層間絶縁膜上へ透明導電膜を成膜する際の基板の温度を100℃~170℃として製造される。また、層間絶縁膜上へ透明導電膜を非加熱で成膜する際の酸素流量比を1%以下とし、且つ、成膜後アニールを行うことにより製造される。

【0116】これにより、コンタクトスルーホール部での下層金属膜上での「TO膜が結晶性を有するようになり、層間絶縁膜上の「TO膜のエッチング時にエッチング残渣を生じさせず、且つ、「TO膜と下層金属膜との間のコンタクト抵抗を均一に低減することができ、液晶表示面での表示不良を無くすことができる。

### 【図面の簡単な説明】

【図1】この発明の第1の実施の形態に係る透過型液晶表示装置におけるTFT基板の構成を概念的に示す平面図である。

【図2】図1のTFT基板を用いた液晶パネルの平面図 である。

【図3】図1のTFT基板の1画素部を拡大して示す平面図である。

〇 【図4】図2のA-A線及び図3のB-B線に沿う断面図である。

【図5】図1のTFT基板を用いた液晶パネルの製造方法の一例を説明する、図2のA-A線、C-C線及び図3のB-B線に沿う工程断面図(その1)である。

【図6】図1のTFT基板を用いた液晶パネルの製造方法の一例を説明する、図2のA-A線、C-C線及び図3のB-B線に沿う工程断面図(その2)である。

【図7】図4の画素部コンタクトスルーホールの形成方法を示す工程断面図(その1)である。

60 【図8】図4の画素部コンタクトスルーホールの形成方

法を示す工程断面図(その2)である。

【図9】図4の信号線端子部の形成方法を示す工程断面 図である。

【図10】 この発明の第2の実施の形態に係る透過型液 晶表示装置におけるTFT基板の構成を概念的に示す平 面図である。

【図11】図10のTFT基板の1画素部を拡大して示 す平面図である。

【図12】図10のTFT基板の製造方法の一例を説明 する、図11のA-A線、B-B線及びC-C線に沿う 10 工程断面図(その1)である。

【図13】図10のTFT基板の製造方法の一例を説明 する、図11のA-A線、B-B線及びC-C線に沿う 工程断面図(その2)である。

【図14】図10のTFT基板の製造方法の一例を説明 する、図11のA-A線、B-B線及びC-C線に沿う 工程断面図(その3)である。

【図15】第1の実施の形態に示した I T O スパッタ時 の基板温度と縦筋ムラ発生率の関係の一例をグラフで示 す説明図である。

【図16】非加熱ITOスパッタ時の酸素流量比と層抵 抗値の関係の一例をグラフで示す説明図である。

【図17】非加熱ITOスパッタ後に200℃でアニー ルした後の基板内層抵抗分布の様子の一例を示す説明図 である。

【図18】ITOスパッタ時の基板温度とエッチング残 渣の関係を表で示す説明図である。

【図19】非加熱 I T O スパッタ後のアニール温度と基 板内線幅均一性、有機絶縁膜の色つきの関係を表で示す 説明図である。

【図20】第1の実施の形態において、上下信号線端子 部のコンタクト抵抗値差と縦筋ムラの関係を表で示す説 明図である。


【図21】 との発明に係る製造方法により製造された液 晶表示装置の透明導電膜と下層金属膜の接続部を透過型 電子顕微鏡により観察した結果の一例を概念的に示す説 明図である。

【図22】従来のTFTを用いた透過型液晶表示装置に おけるアクティブマトリクス基板の1画素部分の構成を 示し、(a)は平面図、(b)は(a)のB-B線に沿\*40


- \*う断面図である。 【符号の説明】
  - 10.50 TFT基板

  - 11 信号線
  - 12 走査線
  - 13 TFT
  - 14 信号線端子
  - 15 走査線端子
  - 16 液晶パネル
- 17 対向基板
  - 18 ブラックマトリクス
  - 18a 額縁ブラックマトリクス
  - 19, 19R, 19G, 19B 開口部
  - 20 シール材
  - 21 H側端子
  - 22 V側端子
  - 23 注入口
  - 24 封口材
  - 25 ゲート電極
- 26 ゲート絶縁膜 20
  - 27 半導体層
  - 28 ソース電極
  - 29 ドレイン電極
  - 30 パッシベーション膜
  - 31R, 31B, 31G カラーフィルタ
  - 32 オーバーコート障
  - 33,54,58 画素電極
  - 34,56,57 コンタクトスルーホール
  - 35,37 配向膜
- 30 36 面内スペーサ
  - 38 透明共通電極
  - 39 TFT側偏光板
  - 40 対向側偏光板
  - 51 共通配線
  - 52 共通配線結束線
  - 53 共通配線端子
  - 55 共通電極
  - 59 有機絶縁膜
  - L 液晶

【図15】



[図16]



22 V 侧端子


10 TFT基板
15 走套線進子 14 12 走套線


11 信号線

【図1】

, 18 ブラックマトリクス

【図2】






【図18】


基板温度	100℃	150°C	170°C	200°C
【TOエッチング残さ	0	0	0	×

【図19】

アニール温度	150℃	2000	230℃	240°C	260℃
ITO線幅均一性	×	0	0	0	0
有機絶縁膜色つき	0	0	0	Δ	×


【図4】





【図20】

コンタクト抵抗値整	Ω0	1 Κ Ω	1.5KΩ	3 K Q
縦筋ムラ	0	0	Δ	×




123456789 123456789 1 2 3 4 5 6 7 8 9  $0_2/A_7 = 0.8\%$ O2/Ar=2.1%


 $0_2/A r = 0.05\%$ 

【図17】


【図12】



【図13】




【図14】



【図21】

正常部


異常部




100 Å



[図22]





# フロントページの続き

 (51)Int.Cl.'
 識別記号
 FI
 デーマラード (参考)

 G 0 9 F 9/30
 3 3 8
 G 0 9 F 9/30
 3 3 8

 3 4 8
 3 4 8 A
 C 2 3 C 14/08
 D

 (72)発明者
 前田 明寿 東京都港区芝五丁目7番1号 日本電気株 式会社内
 Fターム(参考)
 2H090 HA04 HA05 HB02X HC08 HC12

 2H092 HA04 JB22 JB31 JB56 KA16
 KA18 KB25 MA19 MA25 MA26 KA18 KB25 MA19 MA25 MA26 MA35 NA25 NA28

 電気株式会社内
 4K029 AA09 BA50 BC09 BD00 CA05 EA05 EA08 GA01

 鹿児島県出水市大野原町2080
 鹿児島日本
 5C094
 BA03
 BA43
 CA19
 DA15
 EA04

 電気株式会社内
 EA05
 EA07
 GB10
 JA01
 JA08

 JA20
 5G435
 BB12
 CC09
 KK09
 KK10